三星靠“3”难成 欲借AI平台级方案翻盘

来源:爱集微 #三星# #背面供电# #2nm#
3.9w

先进工艺争夺的硝烟一直在弥漫,在生成式AI创世纪时代,台积电、三星和英特尔“神仙”打架正在进入覆盖代工、先进封装、光学元件等要素集结的全面战役。

最近三星在其年度盛会三星代工论坛 (SFF) 上,论坛的主题为“赋能人工智能革命”,三星展示了其最新的代工技术路线图,包括两个新的尖端节点——SF2Z和SF4U,还公布了引领AI时代的代工技术战略,计划打造结合其代工、存储和高级封装(AVP)独特优势的AI平台级解决方案,通过“交钥匙”服务来满足客户多元化需求。

雄心勃勃之下,反衬出三星在先进工艺市场的“寂寥”。据TrendForce称,今年第一季度三星在晶圆代工市场的份额从上一季度的11.3%下滑至11%,而台积电的份额则从同期的61.2%攀升至61.7%,两者差距扩大至50%。

不止如此,三星虽在3nm先声夺人,但台积电以其稳健的技术策略以及良率的持续提升后来居上,在3nm市场三星已然处于下风,而三星能否凭借后续的2nm、1nm以及豪情壮志的AI平台方案,在未来的比拼中能否挽回颓势仍未可知。

先进工艺演进  平台方案赋能AI

在先进工艺推进层面,三星也是高举高打。

三星在会上宣布将推出两种新工艺节点SF2Z和SF4U,强化其尖端工艺技术路线图。关键的背面供电 (BSPDN) 技术将在最新的2nm工艺SF2Z采用,2027年实现量产。与第一代2nm节点SF2相比,将BSPDN技术应用于SF2Z不仅可以提高PPA,还可以显著降低电压降,从而提高HPC设计的性能。

此外,三星还宣布2027年量产1.4nm工艺,并确保性能和良率。三星强调其对超越摩尔定律的持续承诺,将通过材料和结构创新,推进1.4nm以下工艺演进。

面向生成式AI的历史性机遇,诸如环栅(GAA)之类的结构性改进成为满足AI芯片功率和性能需求的必要条件。在论坛上三星强调了其GAA技术的成熟度,这是赋能AI的关键因素。凭借积累的GAA生产经验,三星计划在今年下半年量产其第二代3nm工艺(SF3),并在即将推出的2nm工艺上应用GAA。自2022年以来,三星的GAA产量一直稳步增长,并有望在未来几年大幅扩张。

不止于先进工艺持续迭代,为着力为客户提供AI交钥匙方案,三星将全面整合代工、存储器和AVP的积淀和优势,提供高性能、低功耗和高带宽的解决方案,并可根据特定的客户AI需求进行定制,这将大幅简化客户的供应链并加快产品上市。三星称,通过使用其集成的AI解决方案,无晶圆厂客户与分别使用代工、存储器和封装相比,将从芯片开发到生产的时间缩短约20%。

意识到AI浪潮中硅光子对于快速可靠的数据传输与降低AI功耗的重要性,三星也计划在2027年推出集成光学元件的AI解决方案,提升“一站式AI解决方案”的高价值。

在不断叠加的组合拳之下,三星预测,到2028年其AI相关客户名单将扩大五倍,收入将比现在增长九倍。

三星3nm行路难 寻求反击之策

尽管三星着力强调其先进工艺进阶和整合式AI平台方案,要在生成式AI时代重振雄风,但一个难掩的事实是三星在3nm明明起了大早却赶个晚集。

在3nm领域,三星败局已定,台积电订单已经到了2026年,可说是取得完胜。因而三星只能在2nm1.4nm以及1nm寻求追赶甚至赶超的机会。目前半导体最大的机遇是AI领域,这个领域对芯片要求是高性能和低功耗,三星针对AI领域推出了高性能和低功耗的技术路线,提供交钥匙的服务,希望抓住AI时代的机遇。”有专家分析说。

三星于2022年6月率先量产采用GAA制程的3nm芯片,然而其首代N3节点SF3E并不是特别成功,应用范围不够广泛,起初仅用于加密货币,后来自家Exynos 2500芯片良率也未达标。此外,谷歌Tensor处理器均由三星打造,然而Tensor G4仍采用三星4nm制程,且据传Tensor G5将转由台积电3nm打造。

台积电尽管3nm仍采用FinFET技术,且量产时间晚了几个月,但随着其性能、良率不断提升,基本已一家独霸3nm市场,并且产能持续吃紧。自3nm量产以来,台积电已从第一代N3B进阶到第二代N3E,今年下半年将量产第三代N3P,相比前一代提高4%性能,或在相同主频下功耗降低9%。台积电表示,N3P已经完成认证,良率表现已接近N3E。

有报道称,苹果、高通、英伟达、AMD等巨头排队大举包下台积电3nm订单,虽产能比上一年提升3倍但仍供不应求,市场普遍预测2026年将出现“台积电3nm荒”。而随着英特尔新款CPU也将采用台积电3nm工艺,预计上述公司对台积电3nm产能的竞争将更加激烈。

“江湖地位”如此,台积电的“涨价”也就毫无悬念。前不久台积电新任董事长刘德华在年度股东大会上宣布,台积电将提高3nm工艺价格,并自信满满地宣称,“台积电没有竞争对手”。

随之而来的是,最近上游IC设计公司亦开始传出涨价消息。供应链透露,高通骁龙8 Gen 4以台积电N3E打造,较上一代报价激增25%,不排除引发后续涨价趋势。但业内同时指出,涨价幅度合理,因为相较5nm,3nm每片晶圆成本价格大约贵25%,且这一涨幅还未考虑整体投片数量、设计架构等因素。

在此攻守之势易也的情形下,三星的反击策略是双管齐下:一方面,着力提升产量,尤其是对搭载3nm芯片的Galaxy产品押下重注。即将于7月推出的Galaxy Watch 7系列将采用3nm“Exynos W1000(代号 Sapphire)”芯片。今年下半年,三星计划量产用于Galaxy S25系列的3nm应用处理器 Exynos 2500 芯片。只有将自家产品打磨证明其工艺足够先进和可靠,才能吸引英伟达等大客户的“回首”和承诺。

另一方面则是三星整合工艺、HBM和先进封装的一站式AI方案了,毕竟在HBM领域,三星有得天独厚的优势,并在着力提升NCF 技术在HBM中堆叠更多的DRAM,借此“三剑客”三星或有望翻盘。有消息称,三星有可能赢得AMD的下一代AI芯片订单,而且还在与英伟达对第五代高带宽内存HBM3E进行质量测试。

对决升级 台积电仍在高处

展望未来的AI创新,无论是先进工艺、封装以及渐行渐进的硅光子、玻璃基板等等均不可或缺,三大巨头的较量也在全面升级。

如果说3nm台积电已经稳坐铁王座,那么2nm无疑是代工三强争霸的新战场。

台积电在2nm节点也在紧锣密鼓。据悉,台积电目前2nm进展顺利,采用Nano Sheet技术,目前转换表现已达到目标90%、转换良率超过80%,近期已经启动了2nm试产的前置作业,目标是今年试产近千片预计2025年实现技术量产。在2nm之后,台积电预计将在2026年量产第二代N2P和A16(1.6nm)。与第一代N2相较,N2P相同主频和晶体管数量的情况下,功耗可降低5%~10%,在相同功耗和晶体管数量的情况下,性能可提高5%~10%。

除此之外,台积电还成功在实验室集成P-FET和N-FET两种不同形态晶体管,做出CFET架构的芯片,这是2nm采用Nano Sheet架构创新后的下一代全新晶体管架构创新。而且,三星、英特尔均对CFET的开发给予高度重视,并早已提前布局。

蓄势待发的英特尔也在全面落子,其“四年五个制程节点”的目标看似已基本落定,相当于2nm、1.8nm和Intel 20A和Intel 18A两大节点正在顺利推进中,并将采用RibbonFET全环绕栅极晶体管和PowerVia背面供电,意图重夺制程领先性,并在未来的演进中能够巩固领先性。

随着先进封装也成为AI芯片提升算力和带宽的必备利器,三强相争的战火也延伸到了3D封装。前不久,英特尔宣布其首个3D封装技术Foveros已实现大规模量产。与此同时,三星也在积极开发其3D封装技术X-Cube,并表示将在2024年量产。同时,其为AI芯片开发的最新3D封装技术SAINT也渐行渐近。无疑,先进制程三巨头在3D封装市场的排位赛也即将开启。

上述专家指出,从3nm到2nm再到1.4nm,技术从FinFET转向GAA再进而是CFET,良率达60%-70%就已不错了,加上3D封装使得面积增大,良率也会有所降低,三星、英特尔相更为冒进,而台积电的工艺路线更为稳妥。加之台积电在良率、产能、生态链等方面更占优,与客户的关系更为牢固,短期内仍难以撼动。

正如知名博主所言,台积电能走到今天,并不是靠运气或者一味地埋头苦干,他是靠产经学全方位系统经营以及超前技术布局,数十年如一日脚踏实地地积累,不好高骛远,不妄想弯道超车,坚持投入一步一脚印,在累积了30年后,成就了台积电在全球半导体代工领域的霸主地位。

成功不是平地而起而是一步步扎实推进的,对于在奋力追赶的大陆半导体代工业来说,更需要这种踏实的作风、务实的态度和持续耕耘的精神。”专家对大陆代工业寄望深厚。

责编: 张轶群
来源:爱集微 #三星# #背面供电# #2nm#
THE END

*此内容为集微网原创,著作权归集微网所有,爱集微,爱原创

关闭
加载

PDF 加载中...