超宽禁带半导体氧化镓（Ga2O3）兼具高临界击穿场强、高饱和电子漂移速度、本征日盲紫外响应，且大尺寸单晶衬底可熔体法低成本制备的特点，近年来在功率射频电子、深紫外探测、压电铁电和智能感知等方面广受关注。国家“十五五”规划纲要提出推动氧化镓、金刚石等超宽禁带半导体产业化发展，进一步凸显了其战略价值。垂直型功率器件通过纵向漂移层承担高电压，同时提高单位芯片面积的通流能力，是发挥氧化镓性能优势的核心器件。
近期，中国科学院苏州纳米所纳米加工平台联合中国科学技术大学、南京大学、河南师范大学和电子科技大学等单位，在氧化镓垂直型功率器件方面取得系列进展。研究围绕垂直型鳍式场效应晶体管（FinFET）、电流孔径垂直电子晶体管（CAVET）、沟槽栅金属氧化物半导体场效应晶体管（UMOSFET）和肖特基势垒二极管（SBD），发展了局域底部介质电场调控、全离子注入平面工艺、MOCVD侧壁再外延、HF侧壁湿法处理、埋入式场屏蔽和复合边缘终端等工艺技术。相关成果发表于2026年IEEE第38届国际功率半导体器件和集成电路研讨会（International Symposium on Power Semiconductor Devices and ICs, ISPSD）、Applied Physics Letters等。
1. 底部介质局域电场调控提升垂直FinFET击穿电压（论文1）
垂直氧化镓FinFET无需依赖p型掺杂，可利用亚微米鳍沟道的侧壁耗尽效应实现增强型工作，同时具有栅控能力强、单元密度高和导通路径短等优势，适合构建高电流密度、低导通损耗的垂直功率器件。但鳍底部拐角处容易出现电场集中，进而引发器件提前击穿。
研究团队基于亚微米尺度可控鳍型氧化镓刻蚀技术，结合光刻胶平坦化和自对准加工工艺，实现了增强型垂直FinFET器件。在此基础上，针对鳍底部及沟槽拐角处的电场集中问题，进一步在局部区域引入100 nm厚SiO2介质层，构建内部电场优化结构，从而降低鳍底部峰值电场并提升器件反向阻断能力。采用该结构后，器件击穿电压由965 V提高至1440 V。该器件实现1.31 V阈值电压、约109开关电流比和15 mV转移迟滞，最大输出电流密度达到519.4 A/cm2，比导通电阻为12 mΩ·cm2，功率优值达到137 MW/cm2。该工作表明，局域介质调控能够在保持良好导通性能的同时，有效提升垂直FinFET的反向阻断能力。
图 1 (a) 底部填充多鳍型垂直β-Ga2O3 FinFET的示意图，(b) 具有代表性的器件的横截面扫描电子显微镜图像，设计的鳍片宽度为300 nm，(c) 垂直β-Ga2O3 FinFET关态击穿特性的测量，(d)相关器件基准曲线和β-Ga2O3垂直MOSFET导通电阻与击穿电压的性能比较。
2. 全离子注入工艺实现高耐压平面栅CAVET（论文2）
传统氧化镓垂直器件通常依赖等离子体刻蚀形成沟槽、台面或隔离区域，刻蚀损伤容易引入界面缺陷和漏电通道，影响阈值稳定性以及器件耐压。
研究团队依托纳米加工平台高能离子注入设备提出全离子注入、无台面刻蚀的平面栅氧化镓CAVET。器件采用多能量氮离子注入形成深度约950 nm的渐变电流阻挡层，采用硅离子注入形成沟道和源区，并利用硼离子注入实现器件隔离。所制备的CAVET具有3.4 V正阈值电压和116 mV阈值迟滞，最大输出电流密度达到714 A/cm2，比导通电阻为9.12 mΩ·cm2，器件击穿电压达到1.36 kV。该研究验证了渐变氮离子注入对抑制关态漏电和提升阻断能力的作用，也为降低氧化镓器件刻蚀损伤及提高工艺可制造性提供了新的技术路径。
图 2 (a) 全离子注入垂直型β-Ga2O3 CAVET的横截面示意图，(b) 沟道Si和CBL N离子浓度的SIMS深度分布，(c) VGS的直流输出特性从0扫频到20V，(d) 在VGS=0V时测量了Ga2O3 CAVET的关态击穿特性，插图扫描电子显微镜图像为器件失效位置。
MOCVD侧壁再外延改善UMOSFET导通性能（论文3、4）
氧化镓UMOSFET具有单元密度高、栅极控制能力强、输入电容较低和工艺扩展性较好等优势，适合构建高电流密度、低导通损耗的垂直功率器件。但其导电沟道位于沟槽侧壁，容易受到等离子体刻蚀损伤和氮离子注入补偿的共同影响，导致沟道载流子浓度和迁移率降低，从而限制器件导通性能。
研究团队基于纳米加工平台自主改造的氧化物MOCVD采用高质量同质外延技术，在刻蚀后的沟槽侧壁生长非故意掺杂氧化镓再生层，使导电沟道远离缺陷较多的原始刻蚀表面。电学测试和开尔文探针力显微镜结果表明，侧壁再生能够显著提高沟道载流子浓度和导电能力。采用30 nm和50 nm再生层后，器件最大输出电流密度分别达到359 A/cm2和901 A/cm2，比导通电阻由543.5 mΩ·cm2分别降低至11.8 mΩ·cm2和7.9 mΩ·cm2。其中，30 nm再外延层器件的功率优值达到42.5 MW/cm2，较无再外延层器件提高一个数量级以上。该工作验证了侧壁再外延对改善氧化镓沟槽沟道输运性能的有效性，也为后续通过再生层厚度和载流子浓度调控，平衡器件导通性能与耐压能力提供了依据。
图 3 (a) β-Ga2O3 UMOSFET结构示意图，(b) β-Ga2O3 UMOSFET剖面扫描电子显微镜图像。β-Ga2O3 UMOSFET的直流输出特性：(c) 没有再外延层，(d) 再外延层30 nm，(e) 再外延层50 nm。
4. 氧化镓UMOSFET侧壁HF处理实现高功率优值（论文5）
氧化镓UMOSFET的沟槽侧壁同时受到等离子体刻蚀损伤和高剂量氮离子注入补偿的影响，深能级缺陷会俘获自由电子并增加沟道电阻，制约器件的导通能力。
研究团队在栅介质沉积前引入HF溶液侧壁处理，在修复部分刻蚀损伤、降低表面氧空位和界面陷阱的同时，将氟局域引入沟槽近表面区域。氟的浅施主作用提高了侧壁沟道电子浓度，并减弱氮相关深受主的载流子补偿。经HF处理后，比导通电阻由91.7 mΩ·cm2降至6.0 mΩ·cm2，同时保持1132 V击穿电压，功率优值达到214 MW/cm2。该工作为兼顾氧化镓沟槽晶体管的高耐压与低导通损耗提供了一种低成本、工艺简洁的表面工程方案。
图 4 (a) β-Ga2O3 UMOSFET沟槽侧壁HF处理机理示意图，(b) 不同处理后的β-Ga2O3膜的F1s XPS能谱。β-Ga2O3 UMOSFET的直流输出特性：(c)没有HF侧壁处理，(d)有HF侧壁处理，(e)报道的最先进的垂直β-Ga2O3 MOSFET的Vbr和RON，sp 基准曲线图。
5. 埋入式场屏蔽结构提升氧化镓UMOSFET击穿电压（论文6）
垂直沟槽功率器件的底部拐角容易形成局部高电场，是限制氧化镓UMOSFET反向阻断能力的重要因素。研究团队依托平台高能离子注入设备提出在沟槽底部选择性开展多能量N离子注入，形成约300 nm厚的埋入式场屏蔽层，利用高阻注入区重新分配沟槽底部电场并抑制拐角处的电场集中。采用埋入式场屏蔽后，器件击穿电压由933 V提高至1532 V，提升约600 V。在1200 V反向偏压下，沟槽拐角峰值电场由8.57 MV/cm降至6.43 MV/cm。目前，氮离子注入横向展宽仍会增强侧壁沟道补偿，后续需进一步优化注入窗口、能量和剂量，以实现耐压与导通性能的协同提升。该工作为千伏级氧化镓沟槽晶体管的内部电场管理提供了新的技术路径。
图 5 (a) 具有N离子注入屏蔽结构的β-Ga2O3 UMOSFET结构示意图，(b) SIMS模拟的沟槽底部N离子注入参数，(c) β-Ga2O3 UMOSFET的击穿特性。
6. 复合终端实现高耐压垂直氧化镓肖特基二极管（论文7）
垂直氧化镓肖特基势垒二极管具有开启电压低和单极型导电等优势，但肖特基接触边缘的电场集中会导致表面漏电增加和器件提前击穿。
研究团队基于纳米加工平台离子注入设备以及刻蚀工艺开发出了由N离子注入保护环、沟槽场限环和浮空金属环组成的复合终端结构。N离子注入在阳极外围形成高阻区，沟槽场限环和浮空金属环进一步分散终端区域的边缘电场。无终端器件的击穿电压为91 V，采用单一N离子注入终端后提高至1019 V，采用复合终端后进一步提升至1768 V。复合终端器件同时实现约0.697 V开启电压、5.72 mΩ·cm2比导通电阻和0.55 GW/cm2功率优值。在1000 V反向偏压下，复合终端将器件峰值电场由6.27 MV/cm降低至4.23 MV/cm，并使浮空金属环附近的电场分布更加均匀。该工作为高耐压、低损耗氧化镓垂直整流器件提供了新的终端设计方案。
图 6 (a)垂直β-Ga2O3 SBD具有氮离子注入保护环，沟槽场限制环和浮动金属环(NI-TFMR)的示意图，垂直型β-Ga2O3 SBD的(b)RON,sp与BV，(c) Von与PFOM的基准曲线图。
上述六项工作面向氧化镓垂直功率器件的高压、大电流和高可靠性需求，围绕沟道输运、界面缺陷、内部电场、边缘终端和低损伤刻蚀等关键问题，提出了局域电场调控、全离子注入、侧壁再外延、湿法表面处理、埋入式场屏蔽和复合终端等工艺方案。相关技术为突破氧化镓垂直型功率器件在高击穿电压、低导通电阻方面的技术瓶颈，提供了创新思路与可行方案。
相关工作得到了国家自然科学基金、国家重点研发计划、江苏省基础研究计划、苏州市关键核心技术攻关项目、河南省自然科学基金，以及四川省相关科技项目等支持，并得到了中国科学院苏州纳米所纳米加工平台、测试分析平台和纳米真空互联实验站（Nano-X）等的技术支持。
