近日，我院EICAS实验室束宇豪副研究员与上海科技大学信息学院哈亚军教授、寇煦丰教授等合作，在低温存内逻辑电路研究方面取得新进展。研究团队提出了一种基于嵌入式动态随机存取存储器（eDRAM）的低温真三值存内逻辑宏单元CTLIM，可在77 K低温环境下实现三值数据的存储、读取及多种逻辑运算，为低温计算系统中的高密度、高效存算融合电路设计提供了新的技术方案。
相关成果以“CTLIM: A 1.92 Mb/mm² 4T1C eDRAM Macro for Area-Efficient Cryogenic Ternary Logic-in-Memory”为题，发表于集成电路设计领域国际顶级期刊《IEEE Journal of Solid-State Circuits》（JSSC）。南京航空航天大学集成电路学院束宇豪副研究员和上海科技大学信息学院哈亚军教授为论文通讯作者，博士研究生宁斌为论文第一作者。
随着天基大模型推理、量子计算控制系统等应用的发展，低温环境下的数据存储、数据传输与计算效率问题日益受到关注。在传统计算架构中，存储与计算单元相互分离，频繁的数据传输会带来额外的时间和能量开销。低温存内逻辑通过在存储阵列中引入逻辑计算功能，使部分运算能够直接在数据存储位置完成，有望减少数据搬运开销，提高低温计算系统中存储与计算资源的利用效率。
图1 CTLIM整体架构示意图
现有低温存内计算设计大多基于二值逻辑，对三值逻辑在信息密度和计算效率方面潜在优势的利用较为有限。针对这一问题，研究团队提出了基于4T1C eDRAM单元的低温真三值存内逻辑宏单元CTLIM。该设计利用三个相互独立且可区分的电荷状态表示三值数据，在提高信息存储密度的同时，支持在存储阵列内部完成三值数据读取及多种真三值逻辑运算。
图2 CTLIM测试芯片图及低温实验结果
CTLIM面向77 K低温环境设计。研究团队通过对存储单元、读取电路和存内逻辑计算机制进行协同设计，在实现三值数据存储与计算功能的同时，有效降低了电路面积开销。该宏单元的存储密度达到1.92 Mb/mm²，为构建高密度、低数据搬运开销的低温存算融合系统提供了一种新的电路实现方案。
