8月14日，高云半导体宣布推出全自研USB3.0/3.1完整解决方案，实现PHY物理层与Device控制器片内集成，单芯片支持5Gbps和10Gbps双速率高速传输。该方案核心器件GW5AT-60已于2026年7月20日在USB-IF授权实验室Granite River Labs完成全套合规测试，获得官方认证（TID编号16068），满足Type-CR2.4、USBPD3.2V1.1国际标准。
该方案将USB3.0/3.1 PHY物理层与Device控制器内嵌至GW5AT FPGA芯片内部，无需外置USB桥接芯片，实现单芯片一体化设计。相比传统多芯片架构，整机BOM成本降低，PCB面积缩小20%以上，同时改善板级高速信号衰减、反射、串扰问题，降低电磁干扰管控难度。FPGA芯片、USB PHY、控制器IP均为高云全国产自研，不存在海外IP授权及芯片断供风险。
USB 3.1一体化IP支持Gen1（5Gbps）与Gen2（10Gbps）双模式软件切换，是国内少数单内核兼容双速率的FPGA USB解决方案。基于DK-60K开发板实测，USB 3.1 Gen2模式下Bulk写入带宽可达7.5Gbps、读取带宽6.8Gbps；USB 3.0模式可持续实现3.5Gbps稳定读写。高云提供PHY、控制器、软件工具及多套参考设计的完整交付体系，方案覆盖CDC批量传输、UVC视频传输等场景，同类应用场景下研发周期较传统多芯片方案可缩短30%以上。
该方案面向工业视觉、视频采集、测试测量、专业音频、医疗影像五大行业，可应用于8K工业检测、示波器数据采集、直播采集盒、超声及内窥镜等设备。高云半导体表示，后续将持续迭代USBIP内核，更新行业定制化参考设计，助力国内高速数据传输产业链自主可控升级。
（校对/李正操）
