【说明】本期承接上期，章节、图号和参考文献编号继续沿用上一期；本期从 Smart Cut 层转移技术展开，并进一步讨论 SOI、POI、LNOI 以及薄膜/多层衬底 SAW 器件。
06 Smart Cut技术——晶圆复合的工业革命
如果说Lasky和Shimbo的工作让晶圆键合走出了原理验证的”婴儿期”，亲水键合和表面活化键合的出现让这项技术迈入大规模工业化生产的”成人礼”，那么键合晶圆竞争力的“越级提升”，则要归功于一位法国工程师在1991年的灵光乍现。Michel Bruel，这位供职于法国原子能委员会微电子实验室（CEA-Leti）的研究员，发明了一种被命名为”Smart Cut”的层转移技术。它如同一把原子级别的手术刀，能够以纳米级的精度从晶体上”切”下一层薄薄的硅膜，并将其完美地转移到另一片基底上。这项发明不仅彻底改变了SOI晶圆的制造方式，更为整个异质集成时代打开了无限可能的大门。
6.1 从离子注入到”原子级手术刀”
Michel Bruel 的研究经历与离子注入技术密切相关。传统 SOI 路线各有局限：SIMOX 依赖高剂量氧离子注入及后续高温处理，BESOI 的顶层硅厚度与均匀性则受减薄和回蚀工艺制约。由此产生的核心问题是：能否在保持晶体质量的同时，更精确地定义转移层厚度，并使工艺适合规模化制造？
答案藏在一种看似有害的现象中：轻离子注入后热处理诱发的起泡与薄层剥离。在Smart Cut相关文献中，氢离子注入后的微腔聚集、裂纹扩展和薄层剥离，被视为受控层转移的核心机制[35]。对于传统半导体工艺工程师而言，起泡原本是一种需要竭力避免的缺陷，但在Bruel眼中，这却是一把尚未被驯服的利器。
图13 Smart Cut工艺原理[35]
1991 年 9 月 18 日，Bruel 在法国提交了申请号为 FR91 11491 的优先权申请，后公开为 FR2681472A1 并授权为 FR2681472B1[36]。原始专利将受控层转移概括为三个核心阶段：离子注入、与刚性支撑体接触，以及热处理裂解。在实际制造中，裂解后还需要表面整平与缺陷修复。
第一步：离子注入创建”脆弱平面”。 将氢离子（H⁺）或氦离子（He⁺）以精确的剂量（通常为5×10¹⁶ cm⁻²量级）和能量注入供体晶圆。离子在一定深度位置处停下，在其轨迹末端产生大量微观缺陷和微腔。这些微腔如同一排排精心布置的”原子级刻痕”，在晶体内部形成一个预设的”脆弱平面”[35]。通过调整注入能量，可以精确控制脆弱平面的深度，从而决定最终转移层的厚度，从几十纳米到几百纳米皆可精准调控。
第二步：晶圆键合建立”机械支撑”。 将注入后的供体晶圆翻转，与一片承载晶圆（通常是表面覆盖有热生长氧化硅的另一片硅片）进行键合[35]。承载晶圆的作用至关重要，它不仅为后续转移的薄层提供机械支撑，更关键的是防止后续热处理中氢气泡向表面膨胀导致”起泡”，将压力引导至预设的脆弱平面内横向扩展。
第三步：热处理实现”精准裂解”。 将键合后的晶圆对置于400-600°C的温度环境中退火。在这一温度区间，注入的氢原子在微腔中聚集，形成高压的氢气（H₂）气泡。随着压力不断累积，这些微腔如同被吹胀的气球，逐渐扩展、连通，最终在预设的脆弱平面处引发均匀的裂解，将供体晶圆一分为二[35]。裂解后，一层超薄的单晶硅膜完美地转移到了承载晶圆上，形成了SOI结构。剩余的供体晶圆可以回收重复使用。
Bruel的Smart Cut思想可以概括为：利用轻离子注入在晶体内部预先定义一个受损层，再通过晶圆键合提供机械支撑，并借助热处理让微腔扩展、连通，最终沿受损层实现受控裂解和薄膜转移。其关键不在于“切割”本身，而在于把离子注入深度、键合界面质量和裂解热预算三者协同起来，使层转移厚度能够由注入条件精确决定[35][37]。
1995年前后，Smart Cut相关工艺开始通过SOI会议和后续论文公开披露，并迅速进入产业化验证阶段。
6.2 Soitec的诞生：从实验室到产业化
Smart Cut 的产业价值，需要通过稳定、可重复的晶圆级制造来实现。承担这一产业化工作的代表性企业，是诞生于法国格勒诺布尔附近 Bernin 的 Soitec。
1992 年 2 月 27 日，来自 CEA-Leti 的 André-Jacques Auberton-Hervé 和 Jean-Michel Lamure 在 Bernin 共同创立 Soitec[38]。公司早期目标，是把 Michel Bruel 提出的层转移技术转化为可重复、可扩展的工程衬底制造流程。
Soitec 创立初期依托 CEA-Leti 的研发条件和技术积累，重点解决晶圆级裂解均匀性、裂解后表面粗糙度、300 mm 尺寸扩展以及供体晶圆回收等工程问题。这些环节共同决定 Smart Cut 能否从实验样片走向稳定量产。
Soitec的第一个产品线被命名为UNIBOND™ SOI晶圆，这个名字寓意着通过统一的键合技术创造出的高品质SOI材料。经过数年的工艺优化和设备开发，Soitec终于建立起了第一条试验生产线。1996年，Smart Cut的示范生产线正式运行，向业界证明了这项技术的量产可行性。
1997 年，Soitec 与日本信越半导体（Shin-Etsu Handotai，SEH）签署 Smart Cut 技术许可协议。该合作为工艺验证和产能建设提供了重要支撑。随后，Soitec 建设 Bernin I 工厂，并于 1999 年投入生产[38]。
1999 年，Soitec 在巴黎证券交易所 Nouveau Marché 板块上市，为后续扩产和技术平台拓展提供了融资条件[38]。
6.3 Smart Cut的技术优势
Smart Cut 的主要价值，在于同时改善转移层厚度控制、晶体质量保持、供体材料利用率和晶圆尺寸扩展能力；这些优势仍需以离子注入、键合、裂解和后处理的协同控制为前提。
厚度均匀性的突破。 传统BESOI方法的顶层硅总厚度变化（TTV）主要受机械研磨和化学回蚀精度限制，往往难以在全片范围内稳定控制到亚微米级；而Smart Cut利用离子注入能量来定义裂解深度，再配合后续CMP修整，可将薄膜厚度控制推进到纳米量级[39]。这种“由注入深度决定厚度”的思路，是其区别于传统回蚀法的根本优势。
图14 硅薄膜的厚度均匀性[39]
晶体质量的保证。 由于转移的薄层来自高质量的单晶硅供体晶圆，且裂解后只需轻微的化学机械抛光（CMP）即可达到器件级表面质量，Smart Cut SOI的顶层硅具有与体硅相当的晶体完美度，缺陷密度极低，载流子迁移率几乎不受影响。相比之下，SIMOX方法中高剂量氧注入引入的点缺陷和埋氧层中的硅岛始终是难以根除的顽疾。
供体晶圆的可回收性。 Smart Cut是一项”绿色”的技术，完成裂解后剩余的供体晶圆可以回收，经过重新抛光处理后再次用于注入和键合。这意味着一片高质量的单晶硅供体晶圆可以被重复利用多次，大幅降低了材料成本。而传统BESOI方法中，上层硅片在研磨减薄过程中被不可逆地消耗掉了。
材料通用性。 尽管Smart Cut最初是为硅材料开发的，但其原理可以推广到几乎任何晶体材料体系。锗（Ge）、砷化镓（GaAs）、磷化铟（InP）、碳化硅（SiC）、氮化镓（GaN）、钽酸锂（LiTaO3）、铌酸锂（LiNbO3）……这些材料的薄层都可以通过Smart Cut方法转移到其他基底上，实现前所未有的异质集成。
从产业结果看，Smart Cut逐渐成为SOI晶圆量产的主流路线，并通过CEA-Leti与Soitec的专利和产业化体系扩展到更多工程衬底。Michel Bruel也因这一发明获得多项国际奖项，包括2008年的IEEE Cledo Brunetti Award，该奖项表彰其在电子器件微型化方面的贡献[40]。
6.4 小结
IEEE 在授予 Michel Bruel 2008 年 Cledo Brunetti Award 时，将获奖理由概括为其 Smart Cut 层转移技术推动 SOI 在 CMOS 电路中的广泛采用。当晶圆键合遇见离子注入，一个属于工程衬底的新时代就此开启。
07 Smart Cut的全面拓展：从SOI到POI与LNOI
7.1 Smart Cut的技术基因
Smart Cut的核心参数具有显著的”平台化”特征。注入能量可精确控制薄膜厚度；注入剂量一般介于1×10¹⁶–1×10¹⁷/cm²之间，取决于材料和裂解温度；而退火温度则根据材料体系的不同在200–600°C之间调整[37]。这些参数窗口的灵活性，使得Smart Cut从原理上并不局限于硅。它本质上是一种通用的单晶薄膜层转移平台。供体晶圆在裂解后可以被回收再利用多次，而承载晶圆只需提供机械支撑，无需苛求晶体完美[41]。这种将”功能层”与”支撑层”解耦的设计理念，为Smart Cut向非硅材料体系的拓展埋下了深远的伏笔。
7.2 从UNIBOND到FD-SOI：硅基材料的演进
在硅基材料方向，Smart Cut 先通过 UNIBOND™ SOI 完成规模化验证，随后逐步拓展至 RF-SOI、FD-SOI 等平台。
进入 2010 年代，全耗尽绝缘体上硅（fully depleted silicon on insulator，FD-SOI）成为 Smart Cut 的重要演进方向之一。与部分耗尽 SOI 相比，FD-SOI 采用超薄沟道硅与埋氧层，以实现全耗尽工作并增强栅极对沟道的静电控制。产业界已形成 28 nm、22 nm 等工艺平台；2024 年 6 月，CEA-Leti 宣布启动 FAMES 试验线，继续推进 10 nm、7 nm 相关技术及 eNVM、RF、3D 集成和 PMIC 等方向。
FD-SOI的成功不仅验证了Smart Cut技术的可扩展性，更培养了一整套围绕层转移工艺的生态系统：从离子注入设备的精密控制，到键合界面的原子级清洗，再到CMP工艺的亚纳米级厚度均匀性。这些能力，后来都成为Smart Cut向非硅材料拓展的宝贵财富。
7.3 POI：压电材料的Smart Cut
如果说FD-SOI是Smart Cut在硅体系内的纵向深耕，那么POI（Piezoelectric On Insulator，压电绝缘体上薄膜）则代表了Smart Cut的一次关键跨界，顶层功能材料不再是硅，而是具备压电特性的LiTaO₃或LiNbO₃。
POI的诞生源于5G通信对射频滤波器的迫切需求。随着智能手机需要支持的频段数量从4G时代的十几个暴增至5G时代的数十个，传统的声表面波（SAW）滤波器已难以满足高频率、大带宽、低插损的严苛要求。SAW滤波器的核心——压电材料钽酸锂（LiTaO₃, LT），虽然具备优异的机电耦合系数，但其体材料形态受温度漂移和衬底损耗的制约[42]。将单晶LiTaO₃薄膜转移到高阻硅衬底上，形成”单晶LiTaO₃/SiO₂/高阻Si”的三明治结构，可以从根本上突破这些限制。
POI的制造流程充分体现了Smart Cut的平台化威力：首先，在单晶LiTaO₃供体晶圆中注入H⁺或He⁺离子，在预设深度形成裂解层；随后，将LiTaO₃供体晶圆与带有SiO₂层的硅承载晶圆进行等离子体活化键合；接着，在200–400°C的热处理下完成裂解；最后通过CMP将LiTaO₃薄膜精抛至最终目标厚度[43]。裂解后的LiTaO₃供体晶圆经过回收处理，可以再次用于下一次层转移，大幅降低材料成本。
POI滤波器相比传统SAW展现出多项优势：更大的有效带宽、更高的品质因数、更好的温度稳定性，以及在同一芯片上集成多个滤波器的潜力[44]。2020年7月，Soitec宣布与Qualcomm Technologies达成POI衬底供应协议，为后者的ultraSAW™射频滤波器产品提供高性能POI衬底[45]。到Soitec 2025财年，POI已成为其第四个年收入达到约1亿美元或以上的产品线，说明这一材料平台已经从研发验证进入规模化商业阶段[46]。
7.4 LNOI：铌酸锂的薄膜化革命
如果说POI解决了5G射频前端的滤波器难题，那么LNOI（LiNbO₃ On Insulator，绝缘体上铌酸锂薄膜）则瞄准了更宏大的舞台——光通信与量子光子学。
铌酸锂（LiNbO₃, LN）是一种堪称”光子学瑞士军刀”的多功能晶体材料。其最引人注目的特性是巨大的电光系数：r₃₃ = 30.8 pm/V，比砷化镓（GaAs）高出一个数量级，比硅更是高出数个量级。这意味着在LNOI平台上制作的电光调制器，仅需极低的驱动电压即可实现高速光信号调制。借助Smart Cut技术制备的LNOI晶圆，利用LiNbO₃薄膜与SiO₂之间的高折射率对比度（n_TFLN ~ 2.1，n_SiO₂ ~ 1.4），可以将光场强烈限制在亚微米尺度的波导中，从而实现电极间距的微型化，进一步降低驱动电压。
LNOI的制备工艺与POI类似。典型的工艺流程包括：在单晶LiNbO₃供体晶圆中进行离子注入（通常为He⁺或H⁺），随后与SiO₂/Si承载晶圆键合，经热退火裂解后，再通过CMP去除注入损伤层。
Soitec 已将 LNOI 列入面向 Edge & Cloud AI 等市场的工程衬底组合，并与 Photonics-SOI 等平台形成互补。
7.5 SmartSiC：碳化硅的层转移
碳化硅（SiC）凭借高击穿场强、高热导率和高温工作能力，已成为电动汽车等功率电子应用的重要材料。主流单晶 SiC 通常采用物理气相传输（PVT）法生长，所需温度高于 2000 °C，生长速率和晶体缺陷控制使衬底成本保持在较高水平[47]。
SmartSiC™技术为这一困局提供了巧妙的解决方案：将高品质单晶SiC的极薄有源层转移到低成本的多晶SiC承载衬底上。多晶SiC载体通过化学气相沉积（CVD）工艺制备，能耗远低于PVT单晶生长。这一层转移不仅大幅降低了材料成本，更赋予器件设计新的自由度。多晶SiC载体可以提供低于5 mΩ·cm的低电阻率，显著改善功率器件的散热性能和导通电阻[48]。
图15 Smart-Cut技术应用与碳化硅[48]
2022 年 12 月，STMicroelectronics 与 Soitec 宣布推进 SiC 衬底合作，目标是对 SmartSiC™ 进行资格验证，并将其纳入 ST 未来的 200 mm 制造路线[49]。Soitec 对外宣称，一片单晶 SiC 供体可支持至少 10 片 SmartSiC™ 晶圆，并给出最高 80% 的碳足迹降幅[50]。
7.6 其他化合物半导体
Soitec 通过 Picogiga International、EpiGaN 等业务扩展了 III-V 材料与 GaN-on-Si/GaN-on-SiC 外延产品。EpiGaN 的外延材料路线与 Smart Cut 层转移平台并行发展。
7.7 Smart Cut的技术难点与解决方案
尽管Smart Cut的原理看似简单优雅，但在将不同材料体系纳入这一平台的过程中，工程师们需要攻克一系列严峻的技术挑战。
注入损伤的修复是首要难题。高能离子在穿透晶体时会引入大量晶格缺陷，形成非晶化层或高密度位错网。对于压电材料如LiTaO₃和LiNbO₃，注入损伤可能导致压电系数和电光系数的显著退化。解决方案包括：采用阶梯式升温的优化退火工艺，在不同温度阶段分别促进缺陷复合、晶格恢复和残余应力释放；同时通过CMP精确去除表面损伤层，保留高质量的亚表面晶体[51]。
裂解均匀性直接决定薄膜厚度的面内一致性。注入深度的微小不均匀会在裂解后被放大为厚度起伏。Smart Cut技术的卓越之处在于其惊人的均匀性[39]。实现高精度需要注入束流均匀性的精密调控、退火温度曲线的优化设计，以及键合界面无缺陷的严格保证。
图16 AFM表面粗糙度，RMS分别为0.15和0.27nm[39]
表面粗糙度控制是另一个关键。裂解后的初始表面粗糙度Ra通常在10–50 nm范围，远不能满足器件制造的要求。CMP工艺在此过程中扮演决定性角色：通过优化浆料化学配方、抛光压力和转盘转速，可以将粗糙度降至亚纳米级；Smart Cut工艺中的清洗、抛光与表面准备也被反复证明是决定键合与后续器件质量的关键步骤[51]。
不同材料体系的适配，是Smart Cut平台化的终极考验。每种新材料都有不同的离子注入窗口、裂解温度阈值、CMP选择性和热膨胀匹配条件。更现实的工程路径，是建立材料-工艺数据库，通过实验设计、统计建模乃至机器学习辅助缩小参数搜索空间；但最终仍需回到晶圆级良率、缺陷密度和可靠性验证上，才能完成从实验样片到量产衬底的跨越。
7.8 Smart Cut的生态版图
三十余年间，Smart Cut 从硅层转移技术发展为工程衬底的重要平台，直接支撑了多类 SOI、POI 和 SmartSiC™ 产品。Soitec 当前产品组合还包括 Photonics-SOI、LNOI、RF-GaN 等方向，覆盖了从智能手机到电动汽车，从数据中心到量子计算的广阔应用领域。
Smart Cut技术的终极产业意义，可以概括为：把昂贵供体晶圆中的高质量单晶薄层“切片”转移到成本更低、功能更合适的承载衬底上。它并不是把薄膜随意贴到“任意”材料上，而是在界面化学、热膨胀、粗糙度和后续热处理均可控的前提下，把功能层与支撑层解耦。这种“好钢用在刀刃上”的资源配置哲学，不仅为摩尔定律延续提供材料支撑，也为后摩尔时代的异质集成开辟了新的材料路径。从硅到钽酸锂，从铌酸锂到碳化硅，Smart Cut的故事远未结束。
08 TFSAW：键合技术的射频巅峰之作
8.1 SAW滤波器的进化之路
钽酸锂（LiTaO₃）凭借其优异的机电耦合系数和较低的传播损耗，成为射频SAW滤波器最主流的压电基底材料。然而，传统SAW滤波器所利用的声波常常在传播过程中向衬底内部泄漏能量，穿透深度可达数个声波波长，这种能量泄漏从根本上限制了器件的品质因数（Q值）。传统SAW滤波器的Q值通常在500至1500之间，面对通信频段日益拥挤的保护带，这样的选择性已经捉襟见肘。
与此同时，体声波（Bulk Acoustic Wave, BAW）器件在较高频段和高难度频带中具有重要优势。但BAW的制造工艺极为复杂：需要精密的薄膜沉积、腔体刻蚀或声学布拉格反射镜制备，设备投入和工艺成本远高于SAW[52]。
SAW 与 BAW 在制造复杂度、工作频段、带宽、Q 值、温度稳定性和成本之间各有取舍。产业界因此持续探索薄膜和多层压电衬底方案，希望在延续 SAW 工艺优势的同时改善 Q 值、带宽与温度特性。
2016 年，Takai 团队在 IEEE 国际超声研讨会（IUS）报告的多层衬底 SAW 谐振器，为这一方向提供了代表性实现路径[42]。
8.2 TFSAW的原理突破
2016 年，村田制作所（Murata Manufacturing）的 Tsutomu Takai 团队发表题为“Incredible High Performance SAW Resonator on Novel Multi-Layered Substrate”的论文，并将该技术称为 I.H.P. SAW[42]。2017 年的后续论文公开了薄 LiTaO₃/低声阻抗 SiO₂/高声阻抗 AlN/Si 多层结构[44]。行业也常以 TF-SAW/TFSAW 泛指薄膜型 SAW。
这一设计极为精妙。TFSAW的多层堆叠结构中的每一层都承担着不可替代的声学功能。
图17 Soitec 公开的 POI 衬底示意结构[43]
在薄膜/多层压电衬底中，SiO₂ 常用于温度补偿，并可作为低声阻抗层参与声学模式设计。Takai 团队 2017 年公开的 I.H.P. SAW 结构还在 SiO₂ 下方引入高声阻抗 AlN 层；其谐振器实现了超过 4000 的 Bode-Q 和约 −8 ppm/°C 的 TCF[44]。2019 年，团队又报道了简化的 LiTaO₃/SiO₂/Si 双层功能结构[57]。
多层结构的色散、相速度、层厚和声阻抗共同形成声能约束，将能量牢牢地囚禁在支撑衬底上方[44,57]。硅衬底还可提供机械约束和较好的导热路径，有利于温度稳定性和功率耐受性。
Takai团队的理论分析表明，当LiTaO₃薄层厚度小于一个声波波长时，机电耦合系数k²也可大幅提升，这意味着滤波器可以实现更宽的带宽。更为关键的是，由于声波能量被高度限制在表面，传播损耗大幅降低，谐振器的Q值得以突破传统SAW的天花板[42]。
图18 I.H.P. SAW 的基本多层结构[54]
村田在 IMS 2016 相关资料中报告了 Band 25 双工器样机（Tx：1850–1915 MHz；Rx：1930–1995 MHz）的实测结果：室温下发射通道插入损耗约 1.5 dB、接收通道约 1.9 dB，Tx/Rx 频段隔离约 56/60 dB[53]。
TFSAW在sub-3 GHz频段的性能达到了令人惊叹的地步[54]，成为了替代BAW的有力竞争者，在性能上已经可以与BAW正面竞争，而成本却低得多。
图19 I.H.P. SAW单端谐振器截面的Y方向位移分布计算结果[54]
8.3 TFSAW所用键合晶圆的制备工艺流程
TFSAW器件的性能与键合晶圆的制备质量息息相关。以下是一种具有代表性的键合晶圆制备方法。
步骤1：晶圆准备——根据目标器件选择LiTaO₃或LiNbO₃供体晶圆，以及与声学、热学和工艺要求匹配的承载晶圆。
步骤2：功能层与表面准备——在承载晶圆上形成或沉积 SiO₂、AlN等目标功能层，并控制两侧晶圆的平坦度、翘曲、粗糙度、颗粒和表面化学状态。
步骤3：离子注入——向压电晶圆注入H⁺（氢离子）或He⁺（氦离子），在距表面特定深度处形成离子注入损伤层（分离层），该深度决定了最终压电薄膜的厚度。
步骤4：键合面清洗与活化——依据材料和界面体系选择湿法清洗、等离子体活化或其他表面处理。
步骤5：晶圆键合——在颗粒、平坦度和对准受控的条件下完成预键合，并按界面体系选择室温或低温键合及后续强化条件。
步骤6：受控分离——在离子切割路线中，通过适当热处理或其他裂解手段，使裂纹沿预设分离层扩展并完成薄层转移。
步骤7：界面强化与损伤修复——根据热预算进行后续退火或其他处理，以提高键合强度、释放应力并修复部分注入损伤。
步骤8：减薄与表面整平——通过 CMP，必要时结合研磨或刻蚀，去除受损层并达到目标厚度、TTV 和粗糙度。
步骤9：晶圆级验证——检测薄膜厚度与面内均匀性、翘曲、表面粗糙度、空洞/未键合区、晶体质量、残余应力和界面可靠性，并以器件验证确认声学性能。
图20 一种具有代表性的键合晶圆制备工艺流程
8.4 TFSAW的技术挑战
尽管TFSAW取得了令人瞩目的成就，这项技术仍面临着若干严峻的挑战。
首要挑战是压电层厚度控制的极限精度。对于工作在2 GHz频段的TFSAW器件，LiTaO₃ 层常处于亚微米至微米量级；厚度波动会通过色散关系影响谐振频率、带宽、寄生模式和器件一致性。
第二个挑战是键合界面空洞的控制。微米级的空洞可能成为声波传播的散射中心，导致Q值下降和插入损耗增加。由于LiTaO₃和Si的热膨胀系数差异巨大，从键合温度冷却到室温的过程中，热应力可能在界面处诱发微裂纹或分层。因此，退火工艺的温度曲线和降温速率都需要经过精心设计，以最小化热应力累积。
第三个挑战是高频工作时的电极与模式损耗。随着频率升高，IDT 节距和指宽通常缩小，电极电阻、趋肤电流、声学质量负载和工艺偏差都会更加敏感。增加金属厚度或改用低电阻率材料，还会改变声速、耦合、寄生模式、可靠性和工艺兼容性。
尽管存在这些挑战，TFSAW技术的发展势头依然强劲。随着键合工艺、CMP技术和Smart Cut层转移技术的持续进步，压电层厚度控制和界面质量正在不断改善。在5G乃至未来的6G通信时代，TFSAW作为键合技术在射频器件领域的巅峰之作，将继续在每一部智能手机的射频前端中扮演着不可或缺的角色。
09 晶圆键合的其他应用场景
除 POI/TFSAW 外，晶圆键合还用于 MEMS 封装、功率器件、LNOI 光电子、3D 存储和先进封装等领域。不同场景的关注点各不相同：MEMS 封装重视气密性和真空保持，功率器件重视电隔离、界面热阻与热应力管理，LNOI 光电子重视光学损耗和薄膜均匀性，3D 集成与先进封装则重视高密度互连和亚微米级对准[13,33,55–56]。由此可见，晶圆键合已由单一行业的专用工艺，演变为可跨领域迁移的表面与界面工程方法。
图21 Cu-Cu连接示意图[56]
在不同应用场景中，晶圆键合的技术难点各有侧重。POI/TFSAW 更关注如何在压电薄膜、中间层（如SiO₂、AlN）与Si、石英或SiC等承载衬底之间形成低缺陷、低应力且可量产的异质界面，并在后续图形化、金属化和封装过程中保持声学性能稳定。
10 总结与展望
10.1 键合三大演进趋势
趋势一：热预算持续降低。早期亲水 Si/Si 直接键合常需要接近或超过 1000 °C 的高温强化；等离子体活化可在部分体系中把后续处理降低至约 200–400 °C；表面活化键合（SAB）则可使特定材料在室温形成高强度界面。
趋势二：材料边界持续拓展。从同质键合到异质键合。从硅-硅、玻璃-硅发展到LiTaO₃-硅、GaAs-硅、InP-SOI，再到SiC-SiC、LiNbO₃-硅等，晶圆键合逐步成为“材料异质集成工具”。每一次材料边界突破，都会带来新的器件结构和应用场景。
趋势三：功能持续集成。从单纯物理连接到机械连接、电学互连和功能调控同步实现。最初的键合追求机械强度与气密性；SOI时代强调电学隔离；TFSAW/POI通过界面工程调控声学性能；混合键合则让键合界面直接成为高密度电互连通道。键合界面正在从“被动支撑”进化为“主动功能界面”。
10.2 未来挑战与机遇
混合键合继续微缩时，对准、颗粒控制、表面平坦度、铜凹陷/凸起和缺陷检测需要同步提升。互连间距向 2 μm 乃至 1 μm 以下推进，会显著收紧前后道工艺窗口，整套晶圆表面与键合良率控制都将受到挑战。
异质材料集成是另一大前沿方向。Si、SiC、GaN、InP、LiTaO₃、LiNbO₃ 等材料可以通过键合形成多种组合。晶圆键合能够绕开部分异质外延的晶格匹配限制，但每种组合仍伴随独特的表面化学、热膨胀差异、界面态、残余应力和可靠性问题。
AI数据中心对高速、低功耗光互连的需求，正在推动LNOI器件产业化。LNOI电光调制器具有较低驱动电压和较宽工作带宽的潜力，其规模化制造依赖LiNbO₃薄膜与SiO₂/Si等承载衬底的高质量集成。键合缺陷、薄膜均匀性、刻蚀与光学损耗控制，是后续制造需要解决的关键问题[58]。
2.5D/3D 封装需求也在推动键合技术发展。HBM、射频前端和图像传感器等应用，分别对堆叠层数、互连间距、热管理和系统集成提出更高要求，因此需要更稳定的键合界面、更高的对准能力以及更完善的晶圆级检测。
从十八世纪德萨居利耶手中冷焊在一起的铅球，到今天高度自动化的晶圆键合设备，这条跨越三百年的技术长河，既是人类对材料微观界面认知不断深化的历史，也是工程体系把科学发现转化为产业能力的历史。未来的晶圆键合，将不只是“把两片晶圆粘在一起”，而是围绕界面质量、材料组合和系统功能展开的一整套平台技术。
参考文献：
[1] J. T. Desaguliers, “Some experiments concerning the cohesion of lead,” Philosophical Transactions, vol. 33, no. 389, pp. 345-347, 1725, doi: 10.1098/rstl.1724.0065.
[2] The Royal Society, “John Theophilus Desaguliers (1683–1744),” Royal Society biographical record, URL: https://makingscience.royalsociety.org/people/na8419/john-theophilus-desaguliers.
[3] H. M. Budgett, “The Adherence of Flat Surfaces,” Proceedings of the Royal Society A, vol. 86, no. 583, pp. 25-35, 1911, doi: 10.1098/rspa.1911.0077.
[4] Lord Rayleigh, “A study of glass surfaces in optical contact,” Proceedings of the Royal Society A, vol. 156, no. 888, pp. 326-349, 1936, doi: 10.1098/rspa.1936.0151.
[5] D. Tabor and R. H. S. Winterton, “The direct measurement of normal and retarded van der Waals forces,” Proceedings of the Royal Society A, vol. 312, no. 1511, pp. 435-450, 1969, doi: 10.1098/rspa.1969.0169.
[6] D. Tabor and R. H. S. Winterton, “Surface forces: Direct measurement of normal and retarded van der Waals forces,” Nature, vol. 219, pp. 1120-1121, 1968, doi: 10.1038/2191120a0.
[7] J. N. Israelachvili and D. Tabor, “The measurement of van der Waals dispersion forces in the range 1.5 to 130 nm,” Proceedings of the Royal Society A, vol. 331, pp. 19-38, 1972, doi: 10.1098/rspa.1972.0162.
[8] G. Wallis and D. I. Pomerantz, “Field assisted glass-metal sealing,” Journal of Applied Physics, vol. 40, no. 10, pp. 3946-3949, 1969, doi: 10.1063/1.1657121.
[9] K. B. Albaugh, P. E. Cade, and D. H. Rasmussen, “Mechanisms of anodic bonding of silicon to Pyrex glass,” in Proceedings of the IEEE Solid-State Sensor and Actuator Workshop, Hilton Head Island, SC, USA, June 6-9, 1988, pp. 109-110, doi: 10.1109/SOLSEN.1988.26450.
[10] D. I. Pomerantz, “Anodic bonding,” U.S. Patent 3,397,278, issued Aug. 13, 1968, URL: https://patents.google.com/patent/US3397278A/en.
[11] L. M. Roylance and J. B. Angell, “A batch-fabricated silicon accelerometer,” IEEE Transactions on Electron Devices, vol. 26, no. 12, pp. 1911-1917, 1979, doi: 10.1109/T-ED.1979.19795.
[12] H. T. G. van Lintel, F. C. M. van de Pol, and S. Bouwstra, “A piezoelectric micropump based on micromachining of silicon,” Sensors and Actuators, vol. 15, no. 2, pp. 153-167, 1988, doi: 10.1016/0250-6874(88)87005-7.
[13] H. Henmi, S. Shoji, Y. Shoji, K. Yoshimi, and M. Esashi, “Vacuum packaging for microsensors by glass-silicon anodic bonding,” Sensors and Actuators A: Physical, vol. 43, no. 1-3, pp. 243-248, 1994, doi: 10.1016/0924-4247(94)80003-0.
[14] K. M. Knowles and A. T. J. van Helvoort, “Anodic bonding,” International Materials Reviews, vol. 51, no. 5, pp. 273-311, 2006, doi: 10.1179/174328006X102501.
[15] J. B. Lasky, S. R. Stiffler, F. R. White, and J. R. Abernathey, “Silicon-on-insulator (SOI) by bonding and etch-back,” in Technical Digest, International Electron Devices Meeting (IEDM), Washington, DC, USA, pp. 684-687, 1985, doi: 10.1109/IEDM.1985.191067.
[16] J. B. Lasky, “Wafer bonding for silicon-on-insulator technologies,” Applied Physics Letters, vol. 48, no. 1, pp. 78-80, 1986, doi: 10.1063/1.96768.
[17] M. Shimbo, K. Furukawa, K. Fukuda, and K. Tanzawa, “Silicon-to-silicon direct bonding method,” Journal of Applied Physics, vol. 60, no. 8, pp. 2987-2989, 1986, doi: 10.1063/1.337750.
[18] U. Gosele and Q.-Y. Tong, “Semiconductor wafer bonding,” Annual Review of Materials Science, vol. 28, pp. 215-241, 1998, doi: 10.1146/annurev.matsci.28.1.215.
[19] Q.-Y. Tong and U. Gosele, “Semiconductor Wafer Bonding: Science and Technology,” John Wiley & Sons, New York, NY, USA, 1999, URL: https://www.wiley.com/en-us/Semiconductor+Wafer+Bonding%3A+Science+and+Technology-p-9780471574811.
[20] J.-P. Colinge, “Silicon-on-Insulator Technology: Materials to VLSI,” 3rd ed., Kluwer Academic Publishers, Boston, MA, USA, 2004, URL: https://link.springer.com/book/10.1007/978-1-4419-9106-5.
[21] K. Petersen, P. Barth, J. Poydock, M. Brown, J. Mallon, and J. Bryzek, “Silicon fusion bonding for pressure sensors,” in Technical Digest, IEEE Solid-State Sensor and Actuator Workshop, Hilton Head Island, SC, USA, pp. 144-147, 1988, doi: 10.1109/SOLSEN.1988.26462.
[22] K. Petersen, “Silicon as a mechanical material,” Proceedings of the IEEE, vol. 70, no. 5, pp. 420-457, 1982, doi: 10.1109/PROC.1982.12331.
[23] R. Stengl, T. Tan, and U. Gösele, “A model for the silicon wafer bonding process,” Japanese Journal of Applied Physics, vol. 28, no. 10, pp. 1735-1741, 1989, doi: 10.1143/JJAP.28.1735.
[24] W. P. Maszara, G. Goetz, A. Caviglia, and J. B. McKitterick, “Bonding of silicon wafers for silicon-on-insulator,” Journal of Applied Physics, vol. 64, no. 10, pp. 4943-4950, 1988, doi: 10.1063/1.342443.
[25] J. Haisma, B. A. C. M. Spierings, U. K. P. Biermann, and A. A. van Gorkum, “Diversity and feasibility of direct bonding: A survey of a dedicated optical technology,” Applied Optics, vol. 33, no. 7, pp. 1154-1169, 1994, doi: 10.1364/AO.33.001154.
[26] P. Amirfeiz, S. Bengtsson, M. Bergh, F. Zanghellini, and L. Börjesson, “Formation of silicon structures by plasma-activated wafer bonding,” Journal of the Electrochemical Society, vol. 147, no. 7, pp. 2693-2698, 2000, doi: 10.1149/1.1393591.
[27] M. Wiegand, M. Reiche, and U. Gösele, “Time-dependent surface properties and wafer bonding of O2-plasma-treated silicon (100) surfaces,” Journal of the Electrochemical Society, vol. 147, no. 7, pp. 2734-2740, 2000, doi: 10.1149/1.1393597.
[28] T. Suga, Y. Takahashi, H. Takagi, B. Gibbesch, and G. Elssner, “Structure of Al-Al and Al-Si3N4 interfaces bonded at room temperature by means of the surface activation method,” Acta Metallurgica et Materialia, vol. 40, suppl., pp. S133-S137, 1992, doi: 10.1016/0956-7151(92)90272-G.
[29] H. Takagi, K. Kikuchi, R. Maeda, T. R. Chung, and T. Suga, “Surface activated bonding of silicon wafers at room temperature,” Applied Physics Letters, vol. 68, no. 16, pp. 2222-2224, 1996, doi: 10.1063/1.115865.
[30] H. Takagi, R. Maeda, and T. Suga, “Wafer-scale spontaneous bonding of silicon wafers by argon-beam surface activation at room temperature,” Sensors and Actuators A: Physical, vol. 105, no. 1, pp. 98-102, 2003, doi: 10.1016/S0924-4247(03)00087-6.
[31] H. Takagi, R. Maeda, N. Hosoda, and T. Suga, “Room-temperature bonding of lithium niobate and silicon wafers by argon-beam surface activation,” Applied Physics Letters, vol. 74, no. 16, pp. 2387-2389, 1999, doi: 10.1063/1.123860.
[32] T. Suga, “Cu-Cu Room Temperature Bonding - Current status of surface activated bonding (SAB),” ECS Transactions, vol. 3, no. 6, pp. 155-163, 2006, doi: 10.1149/1.2357065.
[33] T. Suga, T. Itoh, and M. R. Howlader, “An 8-inch wafer bonding apparatus with ultra-high alignment accuracy using surface activated bonding (SAB) concept,” in E. Obermeier, Ed., Transducers ’01 Eurosensors XV, Berlin, Germany: Springer, 2001, pp. 222-225, doi: 10.1007/978-3-642-59497-7_52.
[34] Bondtech Co., Ltd., “Surface activated bonding,” official technology and product pages, accessed 2026-06-09. https://bondtech.co.jp/english/technology.html.
[35] M. Bruel, “Application of hydrogen ion beams to silicon on insulator material technology,” Nuclear Instruments and Methods in Physics Research B, vol. 108, no. 3-4, pp. 313-319, 1996, doi: 10.1016/0168-583X(95)01056-4.
[36] M. Bruel, “Process for the production of thin semiconductor material films,” France Patent FR2681472B1, filed September 18, 1991.
[37] M. Bruel, B. Aspar, B. Charlet, C. Maleville, T. Poumeyrol, A. Soubie, A.-J. Auberton-Hervé, J.-M. Lamure, T. Barge, F. Metral, and S. Trucchi, “Smart-Cut: A promising new SOI material technology,” in Proceedings of the 1995 IEEE International SOI Conference, 1995, pp. 178-179, doi: 10.1109/SOI.1995.526518.
[38] Soitec S.A., “History,” Group, URL: https://www.soitec.com/home/group/history.
[39] C. Maleville and C. Mazure, “Smart-Cut technology: From 300 mm ultrathin SOI production to advanced engineered substrates,” Solid-State Electronics, vol. 48, no. 6, pp. 1055-1063, 2004, doi: 10.1016/j.sse.2003.12.029.
[40] EE Times, “Smart Cut technology inventor receives award,” news article on Michel Bruel receiving the IEEE Cledo Brunetti Award, 2008, URL: https://www.eetimes.com/smart-cut-technology-inventor-receives-award/.
